adin1110_write_reg
ret = adin1110_write_reg(priv, ADIN1110_RESET, ADIN1110_SWRESET);
return adin1110_write_reg(priv, reg, write_val);
ret = adin1110_write_reg(priv, ADIN1110_TX_FSIZE, padded_len);
ret = adin1110_write_reg(priv, ADIN1110_MDIOACC, val);
ret = adin1110_write_reg(priv, ADIN1110_MDIOACC, val);
adin1110_write_reg(priv, ADIN1110_STATUS0, ADIN1110_CLEAR_STATUS0);
adin1110_write_reg(priv, ADIN1110_STATUS1, priv->irq_mask);
ret = adin1110_write_reg(priv,
ret = adin1110_write_reg(priv,
return adin1110_write_reg(priv,
ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_FILTER_UPR + offset, 0);
ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_FILTER_LWR + offset, 0);
ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_MASK_UPR + offset, 0);
ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_MASK_LWR + offset, 0);
ret = adin1110_write_reg(priv, ADIN1110_CONFIG2, ADIN1110_CRC_APPEND);
ret = adin1110_write_reg(priv, ADIN1110_IMASK1, ~val);