V3_LB_IO_BASE
writel(0x6200, v3->base + V3_LB_IO_BASE);
if (readl(v3->base + V3_LB_IO_BASE) != (regs->start >> 16))
readl(v3->base + V3_LB_IO_BASE), regs);