UVD_VCPU_CNTL__CLK_EN_MASK
WREG32(mmUVD_VCPU_CNTL, UVD_VCPU_CNTL__CLK_EN_MASK);
UVD_VCPU_CNTL__CLK_EN_MASK);
UVD_VCPU_CNTL__CLK_EN_MASK);
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
~UVD_VCPU_CNTL__CLK_EN_MASK);
WREG32_SOC15(UVD, 0, mmUVD_VCPU_CNTL, UVD_VCPU_CNTL__CLK_EN_MASK);
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK | UVD_VCPU_CNTL__BLK_RST_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
UVD_VCPU_CNTL__CLK_EN_MASK,
~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK | UVD_VCPU_CNTL__BLK_RST_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK | UVD_VCPU_CNTL__BLK_RST_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
UVD_VCPU_CNTL__CLK_EN_MASK, ~UVD_VCPU_CNTL__CLK_EN_MASK);
~(UVD_VCPU_CNTL__CLK_EN_MASK));
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK | UVD_VCPU_CNTL__BLK_RST_MASK;
tmp |= UVD_VCPU_CNTL__CLK_EN_MASK;