TxAvailable
(vp->full_bus_master_tx ? DownComplete : TxAvailable) |
vp->intr_enable = SetIntrEnb | IntLatch | TxAvailable |
iowrite16(AckIntr | IntLatch | TxAvailable | RxEarly | IntReq,
if (status & TxAvailable) {
iowrite16(AckIntr | TxAvailable, ioaddr + EL3_CMD);