UNDEF_REG
if (regs->verr != UNDEF_REG) {
.scr = UNDEF_REG,
.cfgr = UNDEF_REG,
.verr = UNDEF_REG,
.scr = UNDEF_REG,
.cfgr = UNDEF_REG,
.verr = UNDEF_REG,
if (regs.cfgr != UNDEF_REG) {
if (ofs->rqr != UNDEF_REG)
if (ofs->rqr != UNDEF_REG)
if (ofs->rqr != UNDEF_REG)
if (ofs->rtor != UNDEF_REG && (stm32_port->rx_ch ||
if (ofs->presc != UNDEF_REG) {
if (WARN_ON(ofs->hwcfgr1 == UNDEF_REG))
if ((sr & USART_SR_ERR_MASK) && ofs->icr != UNDEF_REG)
.rtor = UNDEF_REG,
.rqr = UNDEF_REG,
.icr = UNDEF_REG,
.presc = UNDEF_REG,
.hwcfgr1 = UNDEF_REG,
.presc = UNDEF_REG,
.hwcfgr1 = UNDEF_REG,
if (ofs->icr == UNDEF_REG)
if ((sr & USART_SR_RTOF) && ofs->icr != UNDEF_REG) {
if ((sr & USART_SR_WUF) && ofs->icr != UNDEF_REG) {