UART_BAUD_CLK_DIVISOR_REG
port->membase + UART_BAUD_CLK_DIVISOR_REG);
clock_div = readl(port->membase + UART_BAUD_CLK_DIVISOR_REG);