UART01x_CR_UARTEN
writel(UART01x_CR_UARTEN | UART010_CR_RIE | UART010_CR_RTIE,
writel(UART01x_CR_UARTEN, port->membase + UART010_CR);
if (readb(uap->port.membase + UART010_CR) & UART01x_CR_UARTEN) {
cr |= UART01x_CR_UARTEN | UART011_CR_RXE;
cr |= UART01x_CR_UARTEN | UART011_CR_TXE;
if (!(pl011_read(uap, REG_CR) & UART01x_CR_UARTEN))
pl011_write((old_cr & ~UART011_CR_CTSEN) | (UART01x_CR_UARTEN | UART011_CR_TXE),
pl011_write((old_cr & ~UART011_CR_CTSEN) | (UART01x_CR_UARTEN | UART011_CR_TXE),