TxENAB
or(scc,R5, TxENAB);
or(scc,R5,RTS|TxENAB); /* set the RTS line and enable TX */
cl(scc,R5,RTS|TxENAB);
or(scc,R5, TxENAB);
or(scc,R5,RTS|TxENAB); /* enable tx */
cl(scc,R5,RTS|TxENAB); /* disable tx */
up->curregs[R5] = TxENAB | Tx8;
write_zsreg(channel, R5, regs[R5] & ~TxENAB);
up->curregs[R5] |= TxENAB;
up->curregs[R5] &= ~TxENAB;
up->curregs[R5] = TxENAB | Tx8;
up->curregs[R5] = TxENAB | Tx8;
write_zsreg(channel, R5, regs[R5] & ~TxENAB);
up->curregs[R5] |= TxENAB;
up->curregs[R5] &= ~TxENAB;
if (!(txenb & TxENAB)) {
zport->regs[5] = txenb | TxENAB;
if (!(txenb & TxENAB)) {
zport->regs[5] &= ~TxENAB;
write_zsreg(zport, R5, regs[5] & ~TxENAB);
if (regs[5] & TxENAB)
zport->regs[5] |= TxENAB;
zport->regs[5] &= ~TxENAB;