arch/xtensa/include/asm/pgtable.h

70

#define TLBTEMP_BASE_2 (TLBTEMP_BASE_1 + DCACHE_WAY_SIZE)

arch/xtensa/mm/cache.c

107

void *dst_vaddr = coherent_kvaddr(dst, TLBTEMP_BASE_1, vaddr,

arch/xtensa/mm/cache.c

160

virt = TLBTEMP_BASE_1 + (phys & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

163

virt = TLBTEMP_BASE_1 + (temp & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

205

unsigned long virt = TLBTEMP_BASE_1 + (address & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

241

tmp = TLBTEMP_BASE_1 + (phys & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

243

tmp = TLBTEMP_BASE_1 + (addr & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

283

unsigned long t = TLBTEMP_BASE_1 + (vaddr & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

299

unsigned long t = TLBTEMP_BASE_1 + (vaddr & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

326

unsigned long t = TLBTEMP_BASE_1 + (vaddr & DCACHE_ALIAS_MASK);

arch/xtensa/mm/cache.c

70

kvaddr = TLBTEMP_BASE_1 +

arch/xtensa/mm/cache.c

92

void *kvaddr = coherent_kvaddr(page, TLBTEMP_BASE_1, vaddr, &paddr);

arch/xtensa/mm/highmem.c

57

BUILD_BUG_ON(PKMAP_BASE < TLBTEMP_BASE_1 + TLBTEMP_SIZE);

arch/xtensa/mm/mmu.c

57

BUILD_BUG_ON(FIXADDR_START < TLBTEMP_BASE_1 + TLBTEMP_SIZE);