STACK_VAR
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_hi));
EMIT3(0xF7, add_1reg(0x60, IA32_EBP), STACK_VAR(src_lo));
STACK_VAR(dst_lo));
EMIT3(0xF7, add_1reg(0x60, IA32_EBP), STACK_VAR(src_hi));
STACK_VAR(dst_lo));
EMIT3(0xF7, add_1reg(0x60, IA32_EBP), STACK_VAR(src_lo));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
EMIT3(0xF7, add_1reg(0x60, IA32_EBP), STACK_VAR(dst_hi));
EMIT3(0xF7, add_1reg(0x60, IA32_EBP), STACK_VAR(dst_lo));
EMIT3(0xF7, add_1reg(0x60, IA32_EBP), STACK_VAR(dst_lo));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EBP), STACK_VAR(fplo));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EBX), STACK_VAR(fphi));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(r1[0]));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EBX), STACK_VAR(r1[1]));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EBX), STACK_VAR(tcc[0]));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EBX), STACK_VAR(tcc[1]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(r0[0]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EDX), STACK_VAR(r0[1]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(r2[0]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EDX), STACK_VAR(r3[0]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(tcc[0]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EBX), STACK_VAR(tcc[1]));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(tcc[0]));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, IA32_EBX), STACK_VAR(tcc[1]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(r1[0]));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(src_hi));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(src_lo));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(src_lo));
STACK_VAR(bpf2ia32[i][0]));
STACK_VAR(bpf2ia32[i][1]));
STACK_VAR(bpf2ia32[BPF_REG_0][0]));
STACK_VAR(bpf2ia32[BPF_REG_0][1]));
STACK_VAR(dst_lo));
STACK_VAR(dst_lo));
STACK_VAR(src_lo));
STACK_VAR(src_hi));
STACK_VAR(src_lo));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_hi));
STACK_VAR(r1[0]));
STACK_VAR(r1[1]));
STACK_VAR(r0[0]));
STACK_VAR(r0[1]));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(src_lo));
STACK_VAR(dst));
STACK_VAR(src_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst), val);
STACK_VAR(dst_hi));
STACK_VAR(src_lo));
STACK_VAR(src_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(src_lo));
STACK_VAR(src_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(src));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, sreg), STACK_VAR(dst));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(src));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(dst));
STACK_VAR(dst));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(src));
STACK_VAR(dst));
STACK_VAR(dst));
STACK_VAR(dst));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(dst));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_ECX), STACK_VAR(src));
EMIT3(0x89, add_2reg(0x40, IA32_EBP, dreg), STACK_VAR(dst));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(src));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EDX), STACK_VAR(dst));
STACK_VAR(dst));
EMIT3(0x8B, add_2reg(0x40, IA32_EBP, IA32_EAX), STACK_VAR(dst));
STACK_VAR(dst));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(src_lo));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(src_lo));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(src_lo));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));
STACK_VAR(dst_lo));
STACK_VAR(dst_hi));