SSC_BIT
ssc_writel(ssc_p->ssc->regs, CR, SSC_BIT(CR_SWRST));
ssc_writel(ssc_p->ssc->regs, CR, SSC_BIT(CR_SWRST));
.ssc_enable = SSC_BIT(CR_TXEN),
.ssc_disable = SSC_BIT(CR_TXDIS),
.ssc_endx = SSC_BIT(SR_ENDTX),
.ssc_endbuf = SSC_BIT(SR_TXBUFE),
.ssc_error = SSC_BIT(SR_OVRUN),
| SSC_BIT(RFMR_MSBF)
| SSC_BIT(TFMR_MSBF)
.ssc_enable = SSC_BIT(CR_RXEN),
.ssc_disable = SSC_BIT(CR_RXDIS),
.ssc_endx = SSC_BIT(SR_ENDRX),
.ssc_endbuf = SSC_BIT(SR_RXBUFF),
.ssc_error = SSC_BIT(SR_OVRUN),
ssc_writel(ssc_p->ssc->regs, CR, SSC_BIT(CR_TXDIS) | SSC_BIT(CR_RXDIS));
(ssc_p->ssc_state.ssc_sr & SSC_BIT(SR_RXEN)) ? SSC_BIT(CR_RXEN) : 0;
(ssc_p->ssc_state.ssc_sr & SSC_BIT(SR_TXEN)) ? SSC_BIT(CR_TXEN) : 0;
ssc_writel(chip->ssc->regs, CR, SSC_BIT(CR_TXDIS));
ssc_writel(chip->ssc->regs, CR, SSC_BIT(CR_TXEN));
ssc_writel(chip->ssc->regs, IER, SSC_BIT(IER_ENDTX));
ssc_writel(chip->ssc->regs, PDC_PTCR, SSC_BIT(PDC_PTCR_TXTEN));
ssc_writel(chip->ssc->regs, PDC_PTCR, SSC_BIT(PDC_PTCR_TXTDIS));
ssc_writel(chip->ssc->regs, IDR, SSC_BIT(IDR_ENDTX));
if (status & SSC_BIT(IMR_ENDTX)) {
if (status & SSC_BIT(IMR_ENDTX))
| SSC_BIT(TFMR_MSBF)
ssc_writel(chip->ssc->regs, CR, SSC_BIT(CR_TXEN));
ssc_writel(chip->ssc->regs, CR, SSC_BIT(CR_TXDIS));
ssc_writel(chip->ssc->regs, CR, SSC_BIT(CR_TXDIS));