SPRN_SRR0
mfspr r16,SPRN_SRR0; \
mtspr SPRN_SRR0,r15; \
mfspr r12, SPRN_SRR0
mtspr SPRN_SRR0, r10
mfspr r11, SPRN_SRR0
mtspr SPRN_SRR0, r11
mfspr r12,SPRN_SRR0
mfspr r12,SPRN_SRR0; \
srr0 = mfspr(SPRN_SRR0);
case KVM_INST_MFSPR(SPRN_SRR0):
case KVM_INST_MTSPR(SPRN_SRR0):
mtspr(SPRN_SRR0, vcpu->arch.shregs.srr0);
vcpu->arch.shregs.srr0 = mfspr(SPRN_SRR0);
case SPRN_SRR0:
case SPRN_SRR0:
mtspr(SPRN_SRR0, 0xfff00100);
mtspr(SPRN_SRR0, 0xfff00100);
mfspr(SPRN_SRR0), mfspr(SPRN_SRR1), mfspr(SPRN_DSISR));