SPRN_DSCR
t->dscr = mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, dscr);
p->thread.dscr = mfspr(SPRN_DSCR);
spr_default_dscr = mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, *(unsigned long *)val);
regs->gpr[rd] = mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, current->thread.dscr);
case SPRN_DSCR:
case SPRN_DSCR:
mtspr(SPRN_DSCR, current->thread.dscr);
mtspr(SPRN_DSCR, vcpu->arch.dscr);
vcpu->arch.dscr = mfspr(SPRN_DSCR);
sprs.dscr = mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, sprs.dscr);
sprs.dscr = mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, sprs.dscr);
mfspr(SPRN_DSCR), mfspr(SPRN_PPR), mfspr(SPRN_PIR));
return mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, val);
mtspr(SPRN_DSCR, DSCR_1);
reg[2] = mfspr(SPRN_DSCR);
: [sprn_dscr]"i"(SPRN_DSCR),
regs[2] = mfspr(SPRN_DSCR);
: [sprn_dscr]"i"(SPRN_DSCR), [sprn_tar]"i"(SPRN_TAR),
regs[2] = mfspr(SPRN_DSCR);
mtspr(SPRN_DSCR, val);
, [sprn_dscr]"i"(SPRN_DSCR), [sprn_texasr]"i"(SPRN_TEXASR)