SCSCR
ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl);
ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl);
ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl);
u16 ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl & ~SCSCR_TIE);
scr = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, scr | SCSCR_RIE);
u16 scr = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, scr);
scr_status = sci_serial_in(port, SCSCR);
scscr = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, scscr);
scr = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR,
sci_serial_out(port, SCSCR, s->hscif_tot); /* TE=0, RE=0, CKE1=0 */
.control = SCSCR,
sci_serial_out(port, SCSCR, scr_val | s->hscif_tot);
sci_serial_out(port, SCSCR, scr_val | s->hscif_tot);
sci_serial_out(port, SCSCR, scr_val | s->hscif_tot);
[SCSCR] = { 0x02, 8 },
sci_serial_out(port, SCSCR, ctrl_temp);
if (sci_getreg(port, SCSCR)->size)
regs->scscr = sci_serial_in(port, SCSCR);
if (sci_getreg(port, SCSCR)->size)
sci_serial_out(port, SCSCR, regs->scscr);
[SCSCR] = { 0x04, 8 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x04, 16 },
[SCSCR] = { 0x04, 16 },
[SCSCR] = { 0x04, 8 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
[SCSCR] = { 0x08, 16 },
u16 new, scr = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, new);
ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl | SCSCR_TIE);
ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl);
ctrl = sci_serial_in(port, SCSCR) | port_rx_irq_mask(port);
sci_serial_out(port, SCSCR, ctrl);
ctrl = sci_serial_in(port, SCSCR);
sci_serial_out(port, SCSCR, ctrl);