R_AX_PCIE_INIT_CFG1
rtw89_write32_set(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_DIS_RXDMA_PRE);
rtw89_write32_set(rtwdev, R_AX_PCIE_INIT_CFG1,
rtw89_write32_set(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_TX_TRUNC_MODE);
rtw89_write32_clr(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_TX_TRUNC_MODE);
rtw89_write32_set(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_RX_TRUNC_MODE);
rtw89_write32_clr(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_RX_TRUNC_MODE);
rtw89_write32_mask(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_PCIE_MAX_TXDMA_MASK, tx_burst);
rtw89_write32_mask(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_PCIE_MAX_RXDMA_MASK, rx_burst);
val32 = rtw89_read32(rtwdev, R_AX_PCIE_INIT_CFG1) &
rtw89_write32(rtwdev, R_AX_PCIE_INIT_CFG1, val32);
val32 = rtw89_read32(rtwdev, R_AX_PCIE_INIT_CFG1) |
rtw89_write32(rtwdev, R_AX_PCIE_INIT_CFG1, val32);
rtw89_write32_set(rtwdev, R_AX_PCIE_INIT_CFG1,
rtw89_write32_clr(rtwdev, R_AX_PCIE_INIT_CFG1,
rtw89_write32_set(rtwdev, R_AX_PCIE_INIT_CFG1, B_AX_RST_BDRAM);
rtwdev, R_AX_PCIE_INIT_CFG1);
.init_cfg_reg = R_AX_PCIE_INIT_CFG1,
.init_cfg_reg = R_AX_PCIE_INIT_CFG1,
.init_cfg_reg = R_AX_PCIE_INIT_CFG1,
.init_cfg_reg = R_AX_PCIE_INIT_CFG1,