RZG2L_ADIVC_DIVADC_MASK
reg &= ~RZG2L_ADIVC_DIVADC_MASK;
#define RZG2L_ADIVC_DIVADC_4 FIELD_PREP(RZG2L_ADIVC_DIVADC_MASK, 0x4)