RXE_END_MASK
if (wqe->dma.resid == 0 && (pkt->mask & RXE_END_MASK))
if (pkt->mask & RXE_END_MASK)
RXE_SEND_MASK | RXE_END_MASK,
RXE_COMP_MASK | RXE_SEND_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_COMP_MASK | RXE_SEND_MASK | RXE_END_MASK,
RXE_END_MASK | RXE_START_MASK,
RXE_START_MASK | RXE_END_MASK | RXE_REQ_MASK,
RXE_END_MASK,
RXE_SEND_MASK | RXE_END_MASK,
RXE_COMP_MASK | RXE_SEND_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_SEND_MASK | RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_ACK_MASK | RXE_END_MASK,
RXE_ACK_MASK | RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_ACK_MASK | RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_START_MASK | RXE_END_MASK,
RXE_SEND_MASK | RXE_START_MASK | RXE_END_MASK,
(pkt->mask & RXE_END_MASK) &&
ack_req = ((pkt->mask & RXE_END_MASK) ||
if (pkt->mask & RXE_END_MASK) {
if (pkt->mask & RXE_END_MASK)
if (pkt->mask & RXE_END_MASK)
(pkt->mask & RXE_END_MASK)) {
} else if (pkt->mask & RXE_END_MASK) {