RREG32_PCIE_PORT
u32 doorbell_range = RREG32_PCIE_PORT(reg);
u32 doorbell_range = RREG32_PCIE_PORT(reg);
u32 doorbell_range = RREG32_PCIE_PORT(reg);
u32 doorbell_range = RREG32_PCIE_PORT(reg);
u32 doorbell_range = RREG32_PCIE_PORT(reg);
u32 ih_doorbell_range = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regGDC0_BIF_IH_DOORBELL_RANGE));
def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regCPM_CONTROL));
def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2));
def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0,
def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2));
data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regCPM_CONTROL));
data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CNTL2));
def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regBIF1_PCIE_MST_CTRL_3));
def = data = RREG32_PCIE_PORT(SOC15_REG_OFFSET(NBIO, 0, regPCIE_CONFIG_CNTL));
u32 doorbell_range = RREG32_PCIE_PORT(reg);
u32 doorbell_range = RREG32_PCIE_PORT(reg);
link_width_cntl = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
speed_cntl = RREG32_PCIE_PORT(ixPCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE_PORT(ixPCIE_LC_CNTL4);
tmp = RREG32_PCIE_PORT(ixPCIE_LC_CNTL4);
tmp = RREG32_PCIE_PORT(ixPCIE_LC_CNTL4);
speed_cntl = RREG32_PCIE_PORT(ixPCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(ixPCIE_LC_SPEED_CNTL);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_N_FTS_CNTL);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_CNTL3);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_CNTL);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_LINK_WIDTH_CNTL);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_CNTL2);
data = RREG32_PCIE_PORT(ixPCIE_LC_N_FTS_CNTL);
orig = data = RREG32_PCIE_PORT(ixPCIE_LC_CNTL);
speed_cntl = RREG32_PCIE_PORT(ixPCIE_LC_SPEED_CNTL) & PCIE_LC_SPEED_CNTL__LC_CURRENT_DATA_RATE_MASK;
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK;
link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK;
orig = data = RREG32_PCIE_PORT(PCIE_CNTL2);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_STATUS1);
tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3);
orig = data = RREG32_PCIE_PORT(PCIE_P_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL);
orig = data = RREG32_PCIE_PORT(PB0_PIF_PWRDOWN_0);
orig = data = RREG32_PCIE_PORT(PB0_PIF_PWRDOWN_1);
orig = data = RREG32_PCIE_PORT(PB1_PIF_PWRDOWN_0);
orig = data = RREG32_PCIE_PORT(PB1_PIF_PWRDOWN_1);
orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2);
orig = data = RREG32_PCIE_PORT(PCIE_CNTL2);
data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL);
data = RREG32_PCIE_PORT(PCIE_LC_STATUS1);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
pcie_lc_cntl = pcie_lc_cntl_old = RREG32_PCIE_PORT(PCIE_LC_CNTL);
data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
training_cntl = RREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK;
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK;
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
if (!(RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE))
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & ~LC_HW_VOLTAGE_IF_CONTROL_MASK;
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK;
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK;
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4);
tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2);
data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL);
orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL);
speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK;