RISCV_IOMMU_REG_MSI_CFG_TBL
(RISCV_IOMMU_REG_MSI_CFG_TBL + ((_n) * 0x10))
(RISCV_IOMMU_REG_MSI_CFG_TBL + ((_n) * 0x10) + 0x08)
(RISCV_IOMMU_REG_MSI_CFG_TBL + ((_n) * 0x10) + 0x0C)