REG_GPIO_MUXCFG
val8 = rtl8xxxu_read8(priv, REG_GPIO_MUXCFG + 1);
rtl8xxxu_write8(priv, REG_GPIO_MUXCFG + 1, val8);
rtl8xxxu_write32(priv, REG_GPIO_MUXCFG, 0x00000000);
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
val16 = rtl8xxxu_read16(priv, REG_GPIO_MUXCFG);
rtl8xxxu_write16(priv, REG_GPIO_MUXCFG, val16);
rtl8xxxu_write8(priv, REG_GPIO_MUXCFG + 3, 0);
val16 = rtl8xxxu_read16(priv, REG_GPIO_MUXCFG + 2) & 0xff0f;
rtl8xxxu_write16(priv, REG_GPIO_MUXCFG + 2, val16);
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
val8 = rtl8xxxu_read8(priv, REG_GPIO_MUXCFG);
rtl8xxxu_write8(priv, REG_GPIO_MUXCFG, val8);
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
rtl8xxxu_write8_clear(priv, REG_GPIO_MUXCFG, GPIO_MUXCFG_IO_SEL_ENBT);
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
val8 = rtl8xxxu_read8(priv, REG_GPIO_MUXCFG);
rtl8xxxu_write8(priv, REG_GPIO_MUXCFG, val8);
val32 = rtl8xxxu_read32(priv, REG_GPIO_MUXCFG);
rtl8xxxu_write32(priv, REG_GPIO_MUXCFG, val32);
val32 = rtl8xxxu_read32(priv, REG_GPIO_MUXCFG);
rtl8xxxu_write32(priv, REG_GPIO_MUXCFG, val32);
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
REG_BEACON_CTRL_1, REG_GPIO_MUXCFG
val8 = rtl8xxxu_read8(priv, REG_GPIO_MUXCFG);
rtl8xxxu_write8(priv, REG_GPIO_MUXCFG, val8);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, 0xa0);
bytetmp = rtl_read_byte(rtlpriv, REG_GPIO_MUXCFG+1);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG+1, (bytetmp & (~BIT(4))));
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, 0xa0);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, 0xa0);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, 0xa0);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, tmp1byte);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, tmp1byte);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG, 0xa0);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG+3, 0x00);
value16 = rtl_read_word(rtlpriv, REG_GPIO_MUXCFG+2) & 0xFF0F;
val16 = rtl_read_word(rtlpriv, REG_GPIO_MUXCFG);
rtl_write_word(rtlpriv, REG_GPIO_MUXCFG, val16);
REG_TXPAUSE, REG_BCN_CTRL, REG_BCN_CTRL_1, REG_GPIO_MUXCFG
REG_TXPAUSE, REG_BCN_CTRL, REG_BCN_CTRL_1, REG_GPIO_MUXCFG
bytetmp = rtl_read_byte(rtlpriv, REG_GPIO_MUXCFG + 1);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG + 1, bytetmp & (~BIT(4)));
bytetmp = rtl_read_byte(rtlpriv, REG_GPIO_MUXCFG + 1);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG + 1, bytetmp & (~BIT(4)));
bytetmp = rtl_read_byte(rtlpriv, REG_GPIO_MUXCFG + 1);
rtl_write_byte(rtlpriv, REG_GPIO_MUXCFG + 1, bytetmp);
value32 = rtw_read32(rtwdev, REG_GPIO_MUXCFG);
rtw_write32(rtwdev, REG_GPIO_MUXCFG, value32);
value = rtw_read32(rtwdev, REG_GPIO_MUXCFG) & (~BIT_FSPI_EN);
rtw_write32(rtwdev, REG_GPIO_MUXCFG, value);
rtw_write16_clr(rtwdev, REG_GPIO_MUXCFG, BIT_EN_SIC);
rtw_write8_mask(rtwdev, REG_GPIO_MUXCFG + 2, BIT(1), 0);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_BT_PTA_EN);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_PO_BT_PTA_PINS);
rtw_write8_set(rtwdev, REG_GPIO_MUXCFG + 2, 0xf0);
rtw_write8_set(rtwdev, REG_GPIO_MUXCFG + 2, 0xc0);
rtw_write8_clr(rtwdev, REG_GPIO_MUXCFG, BIT(5));
rtw_write8_clr(rtwdev, REG_GPIO_MUXCFG, BIT(1) | BIT(0));
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_BT_PTA_EN);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_BT_PTA_EN);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_PO_BT_PTA_PINS);
rtw_write32_clr(rtwdev, REG_GPIO_MUXCFG, BIT_FSPI_EN);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_BT_PTA_EN);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_PO_BT_PTA_PINS);
rtw_write8_mask(rtwdev, REG_GPIO_MUXCFG + 2, BIT_FSPI_EN >> 16, 0);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_BT_PTA_EN);
rtw_write32_set(rtwdev, REG_GPIO_MUXCFG, BIT_PO_BT_PTA_PINS);
rtw_write8_mask(rtwdev, REG_GPIO_MUXCFG + 2, BIT_FSPI_EN >> 16, 0);
rtw_write8_clr(rtwdev, REG_GPIO_MUXCFG, BIT(5));
rtw_write16_clr(rtwdev, REG_GPIO_MUXCFG, BIT_EN_SIC);
REG_GPIO_MUXCFG