AZX_REG_ML_LCTL
val = readl(bus->mlcap + AZX_ML_BASE + AZX_REG_ML_LCTL);
writel(val, bus->mlcap + AZX_ML_BASE + AZX_REG_ML_LCTL);
if (((readl(bus->mlcap + AZX_ML_BASE + AZX_REG_ML_LCTL)) &
val = readl(bus->mlcap + AZX_ML_BASE + AZX_REG_ML_LCTL);
writel(val, bus->mlcap + AZX_ML_BASE + AZX_REG_ML_LCTL);
val = readl(hlink->ml_addr + AZX_REG_ML_LCTL);
snd_hdac_updatel(hlink->ml_addr, AZX_REG_ML_LCTL,
snd_hdac_updatel(hlink->ml_addr, AZX_REG_ML_LCTL, AZX_ML_LCTL_SPA, 0);
snd_hdac_updatel(hlink->ml_addr, AZX_REG_ML_LCTL, AZX_ML_LCTL_OFLEN,
hdaml_lctl_offload_enable(hlink->ml_addr + AZX_REG_ML_LCTL, enable);
hdaml_link_enable_interrupt(hlink->ml_addr + AZX_REG_ML_LCTL, enable);
hdaml_link_enable_interrupt(hlink->ml_addr + AZX_REG_ML_LCTL, enable);
return hdaml_link_check_interrupt(hlink->ml_addr + AZX_REG_ML_LCTL);
ret = hdaml_link_init(hlink->ml_addr + AZX_REG_ML_LCTL, sublink);
ret = hdaml_link_shutdown(hlink->ml_addr + AZX_REG_ML_LCTL, sublink);