PHY_MODE_PCIE
ret = phy_set_mode(dra7xx->phy[i], PHY_MODE_PCIE);
ret = phy_set_mode_ext(imx_pcie->phy, PHY_MODE_PCIE,
ret = phy_set_mode_ext(pcie->phy[i], PHY_MODE_PCIE,
ret = phy_set_mode_ext(port->phy, PHY_MODE_PCIE, 0);
ret = phy_set_mode_ext(pcie_ep->phy, PHY_MODE_PCIE, PHY_MODE_PCIE_EP);
ret = phy_set_mode_ext(port->phy, PHY_MODE_PCIE, PHY_MODE_PCIE_RC);
ret = phy_set_mode(stm32_pcie->phy, PHY_MODE_PCIE);
ret = phy_set_mode(stm32_pcie->phy, PHY_MODE_PCIE);
ret = phy_set_mode(pcie->phy, PHY_MODE_PCIE);
ret = phy_set_mode_ext(port->phy, PHY_MODE_PCIE, PHY_MODE_PCIE_RC);
ret = phy_set_mode(pcie->phy, PHY_MODE_PCIE);
lane->phy_mode = PHY_MODE_PCIE;
if (lane->phy_mode == PHY_MODE_PCIE)
if (lane->phy_mode == PHY_MODE_PCIE) {
val = (mode == PHY_MODE_PCIE) ? HSIO_MODE_PCIE : HSIO_MODE_SATA;
case PHY_MODE_PCIE:
MVEBU_A3700_COMPHY_CONF_GEN(1, PHY_MODE_PCIE),
case PHY_MODE_PCIE:
GEN_CONF(0, 0, PHY_MODE_PCIE, COMPHY_FW_MODE_PCIE),
GEN_CONF(1, 0, PHY_MODE_PCIE, COMPHY_FW_MODE_PCIE),
GEN_CONF(2, 0, PHY_MODE_PCIE, COMPHY_FW_MODE_PCIE),
GEN_CONF(3, 0, PHY_MODE_PCIE, COMPHY_FW_MODE_PCIE),
GEN_CONF(4, 1, PHY_MODE_PCIE, COMPHY_FW_MODE_PCIE),
GEN_CONF(5, 2, PHY_MODE_PCIE, COMPHY_FW_MODE_PCIE),
bool ignore_submode = (mode == PHY_MODE_PCIE);
case PHY_MODE_PCIE:
if (mode == PHY_MODE_PCIE && !lane->submode)
SERDES_MUX(SERDES6G(2), 10, PHY_MODE_PCIE, 0, HSIO_HW_CFG_PCIE_ENA,
case PHY_MODE_PCIE: