PCI_IO_BASE
PCI_IO_BASE, 0x00000101);
case PCI_IO_BASE:
pci_write_config_byte(dev, PCI_IO_BASE,
pci->dbi_base + PCI_IO_BASE);
val = dw_pcie_readl_dbi(pci, PCI_IO_BASE);
dw_pcie_writel_dbi(pci, PCI_IO_BASE, val);
case PCI_IO_BASE:
writew(0x00f0, base + PCI_IO_BASE);
rc = pci_bus_write_config_byte(pci_bus, devfn, PCI_IO_BASE, temp_byte);
rc = pci_bus_write_config_word(pci_bus, devfn, PCI_IO_BASE, temp_byte);
pci_bus_read_config_byte(pci_bus, devfn, PCI_IO_BASE, &b_base);
pci_bus_read_config_byte(ibmphp_pci_bus, devfn, PCI_IO_BASE, &io_base);
pci_bus_write_config_byte(ibmphp_pci_bus, devfn, PCI_IO_BASE, 0x00 | bus->rangeIO->start >> 8);
pci_bus_write_config_byte(ibmphp_pci_bus, devfn, PCI_IO_BASE, 0x00);
pci_bus_read_config_byte(ibmphp_pci_bus, devfn, PCI_IO_BASE, &start_io_address);
bridge->pci_regs_behavior[PCI_IO_BASE / 4].ro &=
bridge->pci_regs_behavior[PCI_IO_BASE / 4].ro |= GENMASK(15, 0);
bridge->pci_regs_behavior[PCI_IO_BASE / 4].rw &= ~GENMASK(15, 0);
[PCI_IO_BASE / 4] = {
pci_read_config_byte(dev, PCI_IO_BASE, &io_base_lo);
pci_read_config_word(bridge, PCI_IO_BASE, &io);
pci_write_config_word(bridge, PCI_IO_BASE, 0xe0f0);
pci_read_config_word(bridge, PCI_IO_BASE, &io);
pci_write_config_word(bridge, PCI_IO_BASE, 0x0);
pci_read_config_word(bridge, PCI_IO_BASE, &l);
pci_write_config_word(bridge, PCI_IO_BASE, l);
pci_write_config_byte(ibm, PCI_IO_BASE, 0xF0); /* ??? */