PCI_ERR_UNCOR_MASK
pci_write_config_dword(dev, pos + PCI_ERR_UNCOR_MASK, 0);
eeh_ops->read_config(edev, aer + PCI_ERR_UNCOR_MASK,
eeh_ops->write_config(edev, aer + PCI_ERR_UNCOR_MASK,
eeh_ops->read_config(edev, aer + PCI_ERR_UNCOR_MASK,
eeh_ops->write_config(edev, aer + PCI_ERR_UNCOR_MASK,
pci_read_config_dword(pdev, pos + PCI_ERR_UNCOR_MASK, &err_mask);
pci_write_config_dword(pdev, pos + PCI_ERR_UNCOR_MASK, err_mask);
pci_read_config_dword(bridge, cap + PCI_ERR_UNCOR_MASK, &mask);
pci_write_config_dword(bridge, cap + PCI_ERR_UNCOR_MASK, mask);
case PCI_ERR_UNCOR_MASK:
case PCI_ERR_UNCOR_MASK:
case PCI_ERR_UNCOR_MASK:
case PCI_ERR_UNCOR_MASK:
pci_read_config_dword(dev, pos + PCI_ERR_UNCOR_MASK, ®32);
pci_write_config_dword(dev, pos + PCI_ERR_UNCOR_MASK, reg32);
pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, &mask);
pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, &mask);
pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, mask);
pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK,
pci_read_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, cap++);
pci_write_config_dword(dev, aer + PCI_ERR_UNCOR_MASK, *cap++);
pci_read_config_dword(dev, pos_cap_err + PCI_ERR_UNCOR_MASK,
pci_write_config_dword(dev, pos_cap_err + PCI_ERR_UNCOR_MASK,
pci_write_config_dword(dev, pos_cap_err + PCI_ERR_UNCOR_MASK,
pci_read_config_dword(dev, pos + PCI_ERR_UNCOR_MASK, &mask);
p_setd(perm, PCI_ERR_UNCOR_MASK, NO_VIRT, mask);