PCIE_PU_ADDR_CLK_CFG
val = readl(regs + PCIE_PU_ADDR_CLK_CFG);
writel(val, regs + PCIE_PU_ADDR_CLK_CFG);
val = readl(regs + PCIE_PU_ADDR_CLK_CFG);
writel(val, regs + PCIE_PU_ADDR_CLK_CFG);
val = readl(regs + PCIE_PU_ADDR_CLK_CFG);
writel(val, regs + PCIE_PU_ADDR_CLK_CFG);
return readl_poll_timeout(k1_phy->regs + PCIE_PU_ADDR_CLK_CFG,