arch/arm/mach-imx/mx3x.h

80

#define MX3x_CCM_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0x80000)

arch/arm/mach-imx/mx3x.h

81

#define MX3x_GPT1_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0x90000)

arch/arm/mach-imx/mx3x.h

82

#define MX3x_EPIT1_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0x94000)

arch/arm/mach-imx/mx3x.h

83

#define MX3x_EPIT2_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0x98000)

arch/arm/mach-imx/mx3x.h

84

#define MX3x_GPIO3_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xa4000)

arch/arm/mach-imx/mx3x.h

85

#define MX3x_SCC_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xac000)

arch/arm/mach-imx/mx3x.h

86

#define MX3x_RNGA_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xb0000)

arch/arm/mach-imx/mx3x.h

87

#define MX3x_IPU_CTRL_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xc0000)

arch/arm/mach-imx/mx3x.h

88

#define MX3x_AUDMUX_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xc4000)

arch/arm/mach-imx/mx3x.h

89

#define MX3x_GPIO1_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xcc000)

arch/arm/mach-imx/mx3x.h

90

#define MX3x_GPIO2_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xd0000)

arch/arm/mach-imx/mx3x.h

91

#define MX3x_SDMA_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xd4000)

arch/arm/mach-imx/mx3x.h

92

#define MX3x_RTC_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xd8000)

arch/arm/mach-imx/mx3x.h

93

#define MX3x_WDOG_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xdc000)

arch/arm/mach-imx/mx3x.h

94

#define MX3x_PWM_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xe0000)

arch/arm/mach-imx/mx3x.h

95

#define MX3x_RTIC_BASE_ADDR (MX3x_AIPS2_BASE_ADDR + 0xec000)