arch/arm/mach-imx/mx3x.h

44

#define MX3x_MAX_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x04000)

arch/arm/mach-imx/mx3x.h

45

#define MX3x_EVTMON_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x08000)

arch/arm/mach-imx/mx3x.h

46

#define MX3x_CLKCTL_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x0c000)

arch/arm/mach-imx/mx3x.h

47

#define MX3x_ETB_SLOT4_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x10000)

arch/arm/mach-imx/mx3x.h

48

#define MX3x_ETB_SLOT5_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x14000)

arch/arm/mach-imx/mx3x.h

49

#define MX3x_ECT_CTIO_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x18000)

arch/arm/mach-imx/mx3x.h

50

#define MX3x_I2C_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x80000)

arch/arm/mach-imx/mx3x.h

51

#define MX3x_I2C3_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x84000)

arch/arm/mach-imx/mx3x.h

52

#define MX3x_UART1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x90000)

arch/arm/mach-imx/mx3x.h

53

#define MX3x_UART2_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x94000)

arch/arm/mach-imx/mx3x.h

54

#define MX3x_I2C2_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x98000)

arch/arm/mach-imx/mx3x.h

55

#define MX3x_OWIRE_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0x9c000)

arch/arm/mach-imx/mx3x.h

56

#define MX3x_SSI1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xa0000)

arch/arm/mach-imx/mx3x.h

57

#define MX3x_CSPI1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xa4000)

arch/arm/mach-imx/mx3x.h

58

#define MX3x_KPP_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xa8000)

arch/arm/mach-imx/mx3x.h

59

#define MX3x_IOMUXC_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xac000)

arch/arm/mach-imx/mx3x.h

60

#define MX3x_ECT_IP1_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xb8000)

arch/arm/mach-imx/mx3x.h

61

#define MX3x_ECT_IP2_BASE_ADDR (MX3x_AIPS1_BASE_ADDR + 0xbc000)