MT_INT1_MASK_CSR
mt76_wr(dev, MT_INT1_MASK_CSR, 0x0);
mt76_wr(dev, MT_INT1_MASK_CSR, dev->mt76.mmio.irqmask);
mt76_wr(dev, MT_INT1_MASK_CSR, mdev->mmio.irqmask);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);
mt76_wr(dev, MT_INT1_MASK_CSR, 0x0);
mt76_wr(dev, MT_INT1_MASK_CSR, dev->mt76.mmio.irqmask);
mt76_wr(dev, MT_INT1_MASK_CSR, mdev->mmio.irqmask);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);
mt76_wr(dev, MT_INT1_MASK_CSR, 0);