MO_GP0_IO
cx_set(MO_GP0_IO, 0x00000080);
cx_clear(MO_GP0_IO, 0x00000080);
cx_set(MO_GP0_IO, 0x00000080);
cx_set(MO_GP0_IO, 0x00000004);
gpio0 = cx_read(MO_GP0_IO) & 2;
cx_set(MO_GP0_IO, 0x008989FF);
cx_set(MO_GP0_IO, 0x00001000);
cx_clear(MO_GP0_IO, 0x00000010);
cx_set(MO_GP0_IO, 0x00000010);
cx_write(MO_GP0_IO, 0x101000);
cx_set(MO_GP0_IO, 0x101010);
cx_write(MO_GP0_IO, 0x4ff);
cx_clear(MO_GP0_IO, 0x00000010);
cx_set(MO_GP0_IO, 0x00000010);
cx_write(MO_GP0_IO, 0x0000ef88);
cx_clear(MO_GP0_IO, 0x00000088);
cx_set(MO_GP0_IO, 0x00000088); /* 702 out of reset */
cx_set(MO_GP0_IO, 0x00001010);
cx_write(MO_GP0_IO, core->board.input[0].gpio0);
cx_clear(MO_GP0_IO, 0x00000080);
cx_set(MO_GP0_IO, 0x00000080); /* 702 out of reset */
cx_write(MO_GP0_IO, 0x00003230);
cx_write(MO_GP0_IO, 0x00003210);
cx_write(MO_GP0_IO, 0x00001230);
cx_write(MO_GP0_IO, 0x000007f8);
cx_write(MO_GP0_IO, 0x00111100);
cx_write(MO_GP0_IO, 0x00111111);
cx_set(MO_GP0_IO, 0x00004040);
cx_clear(MO_GP0_IO, 0x00000040);
cx_set(MO_GP0_IO, 0x00004040);
cx_set(MO_GP0_IO, 0x00000101);
cx_clear(MO_GP0_IO, 0x00000001);
cx_set(MO_GP0_IO, 0x00000101);
cx_set(MO_GP0_IO, 0x00000707);
cx_clear(MO_GP0_IO, 0x00000007);
cx_write(MO_GP0_IO, 0x00080808);
cx_write(MO_GP0_IO, 0x8000);
cx_write(MO_GP0_IO, 0x8080);
cx_clear(MO_GP0_IO, 1);
cx_set(MO_GP0_IO, 1);
cx_clear(MO_GP0_IO, 1);
cx_set(MO_GP0_IO, 9);
cx_clear(MO_GP0_IO, 1);
cx_set(MO_GP0_IO, 1);
cx_clear(MO_GP0_IO, 1);
cx_set(MO_GP0_IO, 1);
cx_set(MO_GP0_IO, 0x0101);
cx_clear(MO_GP0_IO, 0x01);
cx_set(MO_GP0_IO, 0x01);
cx_set(MO_GP0_IO, 0x00000080);
cx_clear(MO_GP0_IO, 0x00000080);
cx_set(MO_GP0_IO, 0x00000080);
cx_clear(MO_GP0_IO, 0x00000004);
cx_set(MO_GP0_IO, 0x00000080);
cx_clear(MO_GP0_IO, 0x00000080);
cx_set(MO_GP0_IO, 0x00000080);
cx_set(MO_GP0_IO, 0x00000004);
cx_clear(MO_GP0_IO, 0x00000004);
cx_clear(MO_GP0_IO, 8);
cx_set(MO_GP0_IO, 8);
cx_write(MO_GP0_IO, 0x000006fb);
cx_write(MO_GP0_IO, 0x000006f9);
cx_write(MO_GP0_IO, 0x0000efff);
cx_set(MO_GP0_IO, 0x6040);
cx_clear(MO_GP0_IO, 0x20);
cx_set(MO_GP0_IO, 0x20);
cx_clear(MO_GP0_IO, 0x20);
cx_write(MO_GP0_IO, 0x00001220);
cx_write(MO_GP0_IO, 0x00001222);
cx_write(MO_GP0_IO, 0x00001230);
cx_set(MO_GP0_IO, 0x0800);
cx_set(MO_GP0_IO, 0x08);
cx_clear(MO_GP0_IO, 0x08);
cx_set(MO_GP0_IO, 0x8000);
cx_clear(MO_GP0_IO, 0x80);
cx_clear(MO_GP0_IO, 0x80);
u32 gpio_key = cx_read(MO_GP0_IO);
ir->gpio_addr = MO_GP0_IO;
ir->gpio_addr = MO_GP0_IO;
ir->gpio_addr = MO_GP0_IO;
ir->gpio_addr = MO_GP0_IO;
dprintk(1, "Post acquire GPIO=%x\n", cx_read(MO_GP0_IO));
dprintk(1, "Post release GPIO=%x\n", cx_read(MO_GP0_IO));
cx_write(MO_GP0_IO, INPUT(input).gpio0);
cx_write(MO_GP0_IO, core->board.radio.gpio0);
cx_write(MO_GP0_IO, 0x010000 | vp3054_i2c->state);
cx_read(MO_GP0_IO);
cx_write(MO_GP0_IO, 0x020000 | vp3054_i2c->state);
cx_read(MO_GP0_IO);
state = cx_read(MO_GP0_IO);
state = cx_read(MO_GP0_IO);