MLX5_CAP_GEN_MAX
!(MLX5_CAP_GEN(dev, roce_rw_supported) && MLX5_CAP_GEN_MAX(dev, roce))) {
MLX5_CAP_GEN_MAX(dev, log_max_current_uc_list)) {
if (!MLX5_CAP_GEN_MAX(dev, log_max_current_uc_list_wr_supported))
if (!MLX5_CAP_GEN_MAX(dev, log_max_current_uc_list_wr_supported))
if (MLX5_CAP_GEN_MAX(dev, dct))
if (MLX5_CAP_GEN_MAX(dev, vhca_state))
if (!MLX5_CAP_GEN_MAX(esw->dev, hca_cap_2))
if (!MLX5_CAP_GEN_MAX(dev, hca_cap_2))
prof->log_max_qp = min_t(u8, 18, MLX5_CAP_GEN_MAX(dev, log_max_qp));
} else if (MLX5_CAP_GEN_MAX(dev, log_max_qp) < prof->log_max_qp) {
MLX5_CAP_GEN_MAX(dev, log_max_qp));
prof->log_max_qp = MLX5_CAP_GEN_MAX(dev, log_max_qp);
if (MLX5_CAP_GEN_MAX(dev, uar_4k) && PAGE_SIZE > 4096)
if (MLX5_CAP_GEN_MAX(dev, cache_line_128byte))
if (MLX5_CAP_GEN_MAX(dev, dct))
if (MLX5_CAP_GEN_MAX(dev, pci_sync_for_fw_update_event))
if (MLX5_CAP_GEN_MAX(dev, pci_sync_for_fw_update_with_driver_unload))
if (MLX5_CAP_GEN_MAX(dev, pcie_reset_using_hotreset_method))
if (MLX5_CAP_GEN_MAX(dev, num_vhca_ports))
MLX5_CAP_GEN_MAX(dev, num_vhca_ports));
if (MLX5_CAP_GEN_MAX(dev, release_all_pages))
if (MLX5_CAP_GEN_MAX(dev, icm_mng_function_id_mode))
if (MLX5_CAP_GEN_MAX(dev, mkey_by_name))
if (MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix))
MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix));
if (MLX5_CAP_GEN(dev, roce_rw_supported) && MLX5_CAP_GEN_MAX(dev, roce))
if (MLX5_CAP_GEN_MAX(dev, log_max_current_uc_list)) {
if (MLX5_CAP_GEN_MAX(dev, abs_native_port_num))
return MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix);
if (MLX5_CAP_GEN_MAX(dev, icm_mng_function_id_mode) ==
num_vf_msix = MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix);
num_vf_msix = MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix);
return MLX5_CAP_GEN_MAX(dev, vhca_state);
num_vf_msix = MLX5_CAP_GEN_MAX(dev, num_total_dynamic_vf_msix);
MLX5_CAP_GEN_MAX(dev, num_vhca_ports) <= 1;
return MLX5_CAP_GEN_MAX(dev, num_vhca_ports) > 1;