LRADC_CTRL1
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_SET);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
unsigned long reg = readl(adc->base + LRADC_CTRL1);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
writel(ctrl1_irq, adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_SET);
adc->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
reg = readl(ts->base + LRADC_CTRL1) & mask;
reg = readl(ts->base + LRADC_CTRL1) & mask;
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
unsigned long reg = readl(ts->base + LRADC_CTRL1);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL1 + STMP_OFFSET_REG_CLR);