LRADC_CTRL0
writel(0x1, adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
writel(BIT(0), adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_SET);
adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
adc->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_SET);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_CLR);
ts->base + LRADC_CTRL0 + STMP_OFFSET_REG_SET);