IXP4XX_EXP_T1_T5_MASK
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_3_16);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_4_16);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_0_8);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_1_8);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_2_8);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_3_8);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_4_8);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_0_16);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_1_16);
IXP4XX_EXP_T1_T5_MASK, IXP4XX_EXP_PIO_2_16);