IXGBE_TXDCTL
IXGBE_WRITE_REG(hw, IXGBE_TXDCTL(i), IXGBE_TXDCTL_SWFLSH);
regs_buff[697 + i] = IXGBE_READ_REG(hw, IXGBE_TXDCTL(i));
IXGBE_WRITE_REG(hw, IXGBE_TXDCTL(reg_idx), IXGBE_TXDCTL_SWFLSH);
txdctl = IXGBE_READ_REG(hw, IXGBE_TXDCTL(reg_idx));
IXGBE_WRITE_REG(hw, IXGBE_TXDCTL(reg_idx), 0);
IXGBE_WRITE_REG(hw, IXGBE_TXDCTL(reg_idx), txdctl);
txdctl = IXGBE_READ_REG(hw, IXGBE_TXDCTL(reg_idx));
{IXGBE_TXDCTL(0), "TXDCTL"},
case IXGBE_TXDCTL(0):
regs[i] = IXGBE_READ_REG(hw, IXGBE_TXDCTL(i));
IXGBE_WRITE_REG(hw, IXGBE_TXDCTL(reg_idx), IXGBE_TXDCTL_SWFLSH);
IXGBE_WRITE_REG(hw, IXGBE_TXDCTL(reg_idx), IXGBE_TXDCTL_SWFLSH);
txdctl |= IXGBE_READ_REG(hw, IXGBE_TXDCTL(reg_idx));
txdctl |= IXGBE_READ_REG(hw, IXGBE_TXDCTL(reg_idx));