IRQ0_BASE
if (irq >= IRQ0_BASE &&
set.base = IRQ0_BASE;
#define IRQ0_KEY (IRQ0_BASE + 12)
#define IRQ0_RMII (IRQ0_BASE + 13)
#define IRQ0_SMC (IRQ0_BASE + 14)
#define SE7724_FPGA_IRQ_NR (IRQ2_END - IRQ0_BASE)
((he_readl(he_dev, IRQ0_BASE) & IRQ_MASK) << 2));
he_writel(he_dev, he_dev->irq_phys, IRQ0_BASE);