IP1_31_28
PINMUX_IPSR_GPSR(IP1_31_28, D5),
PINMUX_IPSR_GPSR(IP1_31_28, HRX2),
PINMUX_IPSR_MSEL(IP1_31_28, SCL1_B, SEL_I2C01_1),
PINMUX_IPSR_GPSR(IP1_31_28, PWM2_C),
PINMUX_IPSR_MSEL(IP1_31_28, TCLK2_B, SEL_TMU2_1),
#define GPSR1_0 F_(A0, IP1_31_28)
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
IP1_31_28
PINMUX_IPSR_GPSR(IP1_31_28, A0),
PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
#define GPSR1_0 F_(A0, IP1_31_28)
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
IP1_31_28
PINMUX_IPSR_GPSR(IP1_31_28, A0),
PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
#define GPSR1_0 F_(A0, IP1_31_28)
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
IP1_31_28
PINMUX_IPSR_GPSR(IP1_31_28, A0),
PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT16),
PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SYNC_B, SEL_MSIOF3_1),
PINMUX_IPSR_GPSR(IP1_31_28, VI4_DATA8),
PINMUX_IPSR_GPSR(IP1_31_28, DU_DB0),
PINMUX_IPSR_MSEL(IP1_31_28, PWM3_A, SEL_PWM3_0),
IP1_31_28
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
PINMUX_IPSR_GPSR(IP1_31_28, A15),
PINMUX_IPSR_GPSR(IP1_31_28, FXR_TXENA_N),
#define GPSR0_15 F_(DU_DB5, IP1_31_28)
IP1_31_28
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
PINMUX_IPSR_GPSR(IP1_31_28, DU_DB5),
PINMUX_IPSR_MSEL(IP1_31_28, HTX0_A, SEL_HSCIF0_0),
PINMUX_IPSR_MSEL(IP1_31_28, PWM0_A, SEL_PWM0_0),
PINMUX_IPSR_GPSR(IP1_31_28, A15),
#define GPSR0_15 F_(DU_DB5, IP1_31_28)
#define GPSR2_18 F_(AVB_RD2, IP1_31_28)
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
IP1_31_28
PINMUX_IPSR_GPSR(IP1_31_28, AVB_RD2),
IP1_31_28
FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
PINMUX_IPSR_GPSR(IP1_31_28, DU_DG0),
PINMUX_IPSR_GPSR(IP1_31_28, LCDOUT8),
PINMUX_IPSR_MSEL(IP1_31_28, MSIOF3_SCK_B, SEL_MSIOF3_1),
#define GPSR1_8 F_(DU_DG0, IP1_31_28)