IP0SR5_31_28
PINMUX_IPSR_GPSR(IP0SR5_31_28, AVB1_TXC),
PINMUX_IPSR_GPSR(IP0SR5_31_28, AVB1_MII_TXC),
#define GPSR5_7 F_(AVB1_TXC, IP0SR5_31_28)
IP0SR5_31_28
FM(IP0SR5_31_28) IP0SR5_31_28 FM(IP1SR5_31_28) IP1SR5_31_28
PINMUX_IPSR_GPSR(IP0SR5_31_28, AVB2_TXCREFCLK),
#define GPSR5_7 F_(AVB2_TXCREFCLK, IP0SR5_31_28)
IP0SR5_31_28
FM(IP0SR5_31_28) IP0SR5_31_28 FM(IP1SR5_31_28) IP1SR5_31_28 \
PINMUX_IPSR_GPSR(IP0SR5_31_28, AVB2_TXCREFCLK),
#define GPSR5_7 F_(AVB2_TXCREFCLK, IP0SR5_31_28)
IP0SR5_31_28
FM(IP0SR5_31_28) IP0SR5_31_28 FM(IP1SR5_31_28) IP1SR5_31_28 \