ICL_PORT_TX_DW8_ODCC_CLK_DIV_SEL_MASK
ICL_PORT_TX_DW8_ODCC_CLK_DIV_SEL_MASK,
val &= ~ICL_PORT_TX_DW8_ODCC_CLK_DIV_SEL_MASK;
#define ICL_PORT_TX_DW8_ODCC_CLK_DIV_SEL_DIV2 REG_FIELD_PREP(ICL_PORT_TX_DW8_ODCC_CLK_DIV_SEL_MASK, 0x1)