HIVE_ISP_DDR_WORD_BYTES
#define DEBUG_DATA_BUF_MODE_DDR_ADDR HIVE_ISP_DDR_WORD_BYTES
#define DEBUG_DATA_HEAD_DDR_ADDR (2 * HIVE_ISP_DDR_WORD_BYTES)
#define DEBUG_DATA_TAIL_DDR_ADDR (3 * HIVE_ISP_DDR_WORD_BYTES)
#define DEBUG_DATA_BUF_DDR_ADDR (4 * HIVE_ISP_DDR_WORD_BYTES)
#ifdef HIVE_ISP_DDR_WORD_BYTES
s8 padding1[HIVE_ISP_DDR_WORD_BYTES - sizeof(uint32_t)];
s8 padding2[HIVE_ISP_DDR_WORD_BYTES - sizeof(uint32_t)];
s8 padding3[HIVE_ISP_DDR_WORD_BYTES - sizeof(uint32_t)];
s8 padding4[HIVE_ISP_DDR_WORD_BYTES - sizeof(uint32_t)];
#define CSS_DDR_WORD_BYTES HIVE_ISP_DDR_WORD_BYTES
HIVE_ISP_DDR_WORD_BYTES);
HIVE_ISP_DDR_WORD_BYTES);
HIVE_ISP_DDR_WORD_BYTES) / sizeof(*htemp_ptr);
size = CEIL_MUL(sizeof(int) * grid->aligned_width, HIVE_ISP_DDR_WORD_BYTES)
return CEIL_MUL(width, 2 * HIVE_ISP_DDR_WORD_BYTES);
return CEIL_MUL(width, HIVE_ISP_DDR_WORD_BYTES);
config->stride = HIVE_ISP_DDR_WORD_BYTES * words_per_line;
stride = HIVE_ISP_DDR_WORD_BYTES *
unsigned int memory_alignment_in_bytes = HIVE_ISP_DDR_WORD_BYTES;
memory_alignment_in_bytes = 2 * HIVE_ISP_DDR_WORD_BYTES;
memory_alignment_in_bytes = HIVE_ISP_DDR_WORD_BYTES;
bytes_per_line = HIVE_ISP_DDR_WORD_BYTES * words_per_line;
cfg->width = DIV_ROUND_UP(cfg->stride, HIVE_ISP_DDR_WORD_BYTES);
if ((init_dmem_cfg->ddr_data_addr % HIVE_ISP_DDR_WORD_BYTES) != 0) {
md->stride = CEIL_MUL(mdc->resolution.width, HIVE_ISP_DDR_WORD_BYTES);
(HIVE_ISP_DDR_WORD_BYTES / SH_CSS_MORPH_TABLE_ELEM_BYTES)
((c_subsampling) * (num_chunks) * HIVE_ISP_DDR_WORD_BYTES)
my_css.mipi_frame_size[port] * HIVE_ISP_DDR_WORD_BYTES);
round_up(sizeof(gdc_warp_param_mem_t), HIVE_ISP_DDR_WORD_BYTES)
me->dmem_size = CEIL_MUL(me->dmem_size, HIVE_ISP_DDR_WORD_BYTES);
me->vmem_size = CEIL_MUL(me->vmem_size, HIVE_ISP_DDR_WORD_BYTES);
me->hmem_size = CEIL_MUL(me->hmem_size, HIVE_ISP_DDR_WORD_BYTES);
HIVE_ISP_DDR_WORD_BYTES)));
HIVE_ISP_DDR_WORD_BYTES));