HHI_PCIE_PLL_CNTL0
{ .reg = HHI_PCIE_PLL_CNTL0, .def = 0x20090496 },
{ .reg = HHI_PCIE_PLL_CNTL0, .def = 0x30090496 },
{ .reg = HHI_PCIE_PLL_CNTL0, .def = 0x34090496 },
{ .reg = HHI_PCIE_PLL_CNTL0, .def = 0x14090496, .delay_us = 10 },
.reg_off = HHI_PCIE_PLL_CNTL0,
.reg_off = HHI_PCIE_PLL_CNTL0,
.reg_off = HHI_PCIE_PLL_CNTL0,
.reg_off = HHI_PCIE_PLL_CNTL0,
.reg_off = HHI_PCIE_PLL_CNTL0,
.offset = HHI_PCIE_PLL_CNTL0,