GRP_G
GRP_G("pcie", pcie_rst_grp, MT7620_GPIO_MODE_PCIE_MASK,
GRP_G("nd_sd", nd_sd_grp, MT7620_GPIO_MODE_ND_SD_MASK,
GRP_G("wdt", wdt_grp, MT7620_GPIO_MODE_WDT_MASK,
GRP_G("mdio", mdio_grp, MT7620_GPIO_MODE_MDIO_MASK,
GRP_G("uart3", uart3_grp, MT7621_GPIO_MODE_UART3_MASK,
GRP_G("uart2", uart2_grp, MT7621_GPIO_MODE_UART2_MASK,
GRP_G("wdt", wdt_grp, MT7621_GPIO_MODE_WDT_MASK,
GRP_G("pcie", pcie_rst_grp, MT7621_GPIO_MODE_PCIE_MASK,
GRP_G("mdio", mdio_grp, MT7621_GPIO_MODE_MDIO_MASK,
GRP_G("spi", spi_grp, MT7621_GPIO_MODE_SPI_MASK,
GRP_G("sdhci", sdhci_grp, MT7621_GPIO_MODE_SDHCI_MASK,
GRP_G("pwm1", pwm1_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("pwm0", pwm0_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("uart2", uart2_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("uart1", uart1_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("i2c", i2c_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("sdmode", sd_mode_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("uart0", uart0_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("i2s", i2s_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("spi cs1", spi_cs1_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("spis", spis_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("gpio", gpio_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("wled_an", wled_an_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p0led_an", p0led_an_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p1led_an", p1led_an_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p2led_an", p2led_an_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p3led_an", p3led_an_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p4led_an", p4led_an_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("wled_kn", wled_kn_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p0led_kn", p0led_kn_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p1led_kn", p1led_kn_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p2led_kn", p2led_kn_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p3led_kn", p3led_kn_grp, MT76X8_GPIO_MODE_MASK,
GRP_G("p4led_kn", p4led_kn_grp, MT76X8_GPIO_MODE_MASK,