GPIO_BASE
status = pci_read_config_dword(dev, GPIO_BASE, &nas_gpio_io_base);
ret = lpc_sch_populate_cell(dev, GPIO_BASE, "sch_gpio",
#define GPIO_OUT(p) GPIO_BASE(p)
#define GPIO_IN(p) (GPIO_BASE(p) + 0x04)
#define GPIO_DIR(p) (GPIO_BASE(p) + 0x08)
#define GPIO_ALT0(p) (GPIO_BASE(p) + 0x0C)
#define GPIO_ALT1(p) (GPIO_BASE(p) + 0x10)
#define GPIO_OD(p) (GPIO_BASE(p) + 0x14)
#define GPIO_PUDSEL(p) (GPIO_BASE(p) + 0x1c)
#define GPIO_PUDEN(p) (GPIO_BASE(p) + 0x20)
#define GPIO3_OD (GPIO_BASE(0) + 0x24)
#define GPIO3_PUDSEL (GPIO_BASE(0) + 0x28)
#define GPIO3_PUDEN (GPIO_BASE(0) + 0x2C)
#define GPIO3_ALT1 (GPIO_BASE(PINS) + 0x24)
OP___assert(GPIO_BASE[ID] != (hrt_address) - 1);
ia_css_device_store_uint32(GPIO_BASE[ID] + reg * sizeof(hrt_data), value);
OP___assert(GPIO_BASE[ID] != (hrt_address) - 1);
return ia_css_device_load_uint32(GPIO_BASE[ID] + reg * sizeof(hrt_data));
OP___assert(GPIO_BASE[GPIO_ID] != (hrt_address)-1);
GPIO_BASE[GPIO_ID] + offset, value);
const hrt_address GPIO_BASE[N_GPIO_ID] = {
extern const hrt_address GPIO_BASE[N_GPIO_ID];