GMAC_SW_TX_QUEUE_BASE_REG
port->dma_base + GMAC_SW_TX_QUEUE_BASE_REG);
writel(0, port->dma_base + GMAC_SW_TX_QUEUE_BASE_REG);