ALTERA_JTAGUART_CONTROL_REG
if (readl(uartbase + ALTERA_JTAGUART_CONTROL_REG) &
while ((readl(uartbase + ALTERA_JTAGUART_CONTROL_REG) &
uartbase + ALTERA_JTAGUART_CONTROL_REG);
isr = (readl(port->membase + ALTERA_JTAGUART_CONTROL_REG) >>
writel(0, port->membase + ALTERA_JTAGUART_CONTROL_REG);
port->membase + ALTERA_JTAGUART_CONTROL_REG);
port->membase + ALTERA_JTAGUART_CONTROL_REG);
u32 ctl = readl(port->membase + ALTERA_JTAGUART_CONTROL_REG);
port->membase + ALTERA_JTAGUART_CONTROL_REG);
port->membase + ALTERA_JTAGUART_CONTROL_REG);
port->membase + ALTERA_JTAGUART_CONTROL_REG);