ALCHEMY_GPIO2_BASE
.base = ALCHEMY_GPIO2_BASE,
return !!alchemy_gpio2_get_value(offset + ALCHEMY_GPIO2_BASE);
alchemy_gpio2_set_value(offset + ALCHEMY_GPIO2_BASE, value);
return alchemy_gpio2_direction_input(offset + ALCHEMY_GPIO2_BASE);
return alchemy_gpio2_direction_output(offset + ALCHEMY_GPIO2_BASE,
return alchemy_gpio2_to_irq(offset + ALCHEMY_GPIO2_BASE);
return ALCHEMY_GPIO2_BASE + (irq - AU1500_GPIO206_INT) + 6;
return ALCHEMY_GPIO2_BASE + 8;
gpio -= ALCHEMY_GPIO2_BASE;
return ALCHEMY_GPIO2_BASE + 8;
gpio -= ALCHEMY_GPIO2_BASE;
return ALCHEMY_GPIO2_BASE + (irq - AU1550_GPIO200_INT) + 0;
return ALCHEMY_GPIO2_BASE + (irq - AU1550_GPIO206_INT) + 6;
gpio -= ALCHEMY_GPIO2_BASE;
return ALCHEMY_GPIO2_BASE + (irq - AU1200_GPIO200_INT) + 0;
return ALCHEMY_GPIO2_BASE + 3;
return ALCHEMY_GPIO2_BASE + (irq - AU1200_GPIO204_INT) + 4;
#define ALCHEMY_GPIO2_MAX (ALCHEMY_GPIO2_BASE + ALCHEMY_GPIO2_NUM - 1)
unsigned long mask = 1 << (gpio - ALCHEMY_GPIO2_BASE);
mask = ((v) ? 0x00010001 : 0x00010000) << (gpio - ALCHEMY_GPIO2_BASE);
(1 << (gpio - ALCHEMY_GPIO2_BASE));
return ((gpio >= ALCHEMY_GPIO2_BASE) && (gpio <= ALCHEMY_GPIO2_MAX));
gpio2 -= ALCHEMY_GPIO2_BASE;
gpio2 -= ALCHEMY_GPIO2_BASE;
return (gpio >= ALCHEMY_GPIO2_BASE) ?
return (gpio >= ALCHEMY_GPIO2_BASE) ?
return (gpio >= ALCHEMY_GPIO2_BASE) ?
if (gpio >= ALCHEMY_GPIO2_BASE)
return (gpio >= ALCHEMY_GPIO2_BASE) ?
return (gpio >= ALCHEMY_GPIO2_BASE) ?
gpio -= ALCHEMY_GPIO2_BASE;
return ALCHEMY_GPIO2_BASE + (irq - AU1500_GPIO200_INT) + 0;
return ALCHEMY_GPIO2_BASE + (irq - AU1500_GPIO204_INT) + 4;