EXYNOS5_DREXI_TIMINGDATA1
dmc->base_drexi0 + EXYNOS5_DREXI_TIMINGDATA1);
dmc->base_drexi1 + EXYNOS5_DREXI_TIMINGDATA1);