EXYNOS5_DREXI_TIMINGDATA0
dmc->base_drexi0 + EXYNOS5_DREXI_TIMINGDATA0);
dmc->base_drexi1 + EXYNOS5_DREXI_TIMINGDATA0);