ESWIN_PRIV_DIV_MIN_2
4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
8, 4, 0, ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
8, 0, ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
0, 4, 0, ESWIN_PRIV_DIV_MIN_2),
3, 0, ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_DDR, 20, 4, 0, ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_ETH0, 4, 7, 0, ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_ETH1, 4, 7, 0, ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_JD, 4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_JE, 4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_VE, 4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_VD, 4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_G2D, 4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
0, ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
EIC7700_REG_OFFSET_SPACC, 4, 4, 0, ESWIN_PRIV_DIV_MIN_2),
ESWIN_PRIV_DIV_MIN_2),
if (flags & ESWIN_PRIV_DIV_MIN_2)