EM_RISCV
#define ELF_ARCH EM_RISCV
#define elf_check_arch(x) (((x)->e_machine == EM_RISCV) && \
hdr->e_machine == EM_RISCV &&
.e_machine = EM_RISCV,
.e_machine = EM_RISCV,
#define AUDIT_ARCH_RISCV32 (EM_RISCV|__AUDIT_ARCH_LE)
#define AUDIT_ARCH_RISCV64 (EM_RISCV|__AUDIT_ARCH_64BIT|__AUDIT_ARCH_LE)
#ifndef EM_RISCV
case EM_RISCV:
#ifndef EM_RISCV
case EM_RISCV:
case EM_RISCV:
if (target == EM_RISCV) {
case EM_RISCV:
case EM_RISCV:
[EM_RISCV] = arch__new_riscv64,
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
{"riscv", EM_RISCV},
if (e_machine == EM_RISCV && perf_env__kernel_is_64_bit(env) == 1)
#define GEN_ELF_ARCH EM_RISCV
#define GEN_ELF_ARCH EM_RISCV
#define EM_HOST EM_RISCV
key->key = perf_sample__intval(sample, kvm_exit_reason(EM_RISCV)) & ~CAUSE_IRQ_FLAG(xlen);
return evsel__name_is(sample->evsel, kvm_entry_trace(EM_RISCV));
if (evsel__name_is(sample->evsel, kvm_exit_trace(EM_RISCV))) {
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
ui->ui.e_machine = EM_RISCV;
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV:
case EM_RISCV: /* Variable due to Compressed (C) extension */
if (ehdr.e_machine == EM_RISCV) {
case EM_RISCV: