DSI_PORT_READ
DSI_PORT_READ(CTRL) |
DSI_PORT_WRITE(CTRL, DSI_PORT_READ(CTRL) | DSI0_CTRL_CTRL0);
DSI_PORT_WRITE(CTRL, DSI_PORT_READ(CTRL) | DSI1_CTRL_EN);
DSI_PORT_READ(PHY_AFEC0) &
disp0_ctrl = DSI_PORT_READ(DISP0_CTRL);
DSI_PORT_READ(INT_STAT));
u32 rxpkt1h = DSI_PORT_READ(RXPKT1H);
DSI_PORT_WRITE(TXPKT1C, DSI_PORT_READ(TXPKT1C) & ~DSI_TXPKT1C_CMD_EN);
DSI_PORT_READ(CTRL) |
u32 stat = DSI_PORT_READ(INT_STAT);
u32 stat = DSI_PORT_READ(INT_STAT);
if (DSI_PORT_READ(ID) != DSI_ID_VALUE) {
DSI_PORT_READ(ID), DSI_ID_VALUE);
DSI_PORT_WRITE(INT_STAT, DSI_PORT_READ(INT_STAT));
u32 afec0 = DSI_PORT_READ(PHY_AFEC0);
bool ulps_currently_enabled = (DSI_PORT_READ(PHY_AFEC0) &
DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) | phyc_ulps);
ret = wait_for((DSI_PORT_READ(STAT) & stat_ulps) == stat_ulps, 200);
DSI_PORT_READ(STAT));
DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) & ~phyc_ulps);
DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) & ~phyc_ulps);
ret = wait_for((DSI_PORT_READ(STAT) & stat_stop) == stat_stop, 200);
DSI_PORT_READ(STAT));
DSI_PORT_WRITE(PHYC, DSI_PORT_READ(PHYC) & ~phyc_ulps);
disp0_ctrl = DSI_PORT_READ(DISP0_CTRL);
DSI_PORT_WRITE(STAT, DSI_PORT_READ(STAT));